HDL Verifier で Simulink から UVM コンポーネントとテストベンチを自動的に生成
MathWorks は本日、HDL VerifierでのUniversal Verification Methodology （UVM）のサポート提供について発表しました。サポート提供の対象は、現在利用可能なRelease 2019b以降からとなります。FPGA/ASICの設計検証エンジニアは、HDL Verifierを使用することで、SimulinkモデルからUVMコンポーネントとテストベンチを直接生成し、Synopsys、Cadence、MentorなどのUVMをサポートするシミュレーターで使用できます。
Wilson Research Groupによる最新の研究結果（*1）によると、FPGA設計プロジェクトの48%とASIC設計プロジェクトの71%がUVMを使用して設計検証を行っていることが分かりました。通常、アルゴリズムの開発者やシステム設計者は、MATLABおよびSimulinkで新しいアルゴリズム コンテンツを開発します。続いて、設計検証 （DV） エンジニアがMATLABおよびSimulinkモデルをリファレンスとして使用し、RTLテストベンチのコードを手書きしますが、このプロセスは非常に時間がかかる場合がありました。今後は、DVエンジニアはHDL Verifierを使用して、Simulinkで開発済みのシステムレベルのモデルからシーケンスやスコアボードなどのUVMコンポーネントを自動的に生成できるようになりました。この手法により、検証エンジニアは、ワイヤレス通信や組み込みビジョン、制御などに使用されるASICとFPGA設計用のテストベンチの開発にかかる時間を短縮できます。
Allegro MicroSystemsのASIC Development ManagerであるKhalid Chishti氏は次のように述べています。「Simulinkにより、量産用UVMテストベンチやテストシーケンス、スコアボードの手作業でのコーディングにかかる時間が約 50% 短縮されました。これにより画期的なイノベーションのためのアプリケーションの開発に専念できます。自動車分野向けに設計された当社のASICでは、UVMを使って製品検証を行っています。これまではこのようなデバイス用のアルゴリズムを開発するのは煩わしい作業でしたが、MATLABや Simulinkを使用することで、簡略化できます。」
MATLABやSimulinkからのUVMコンポーネントやSystemVerilogアサーション、SystemVerilog MATLAB DPIコンポーネントの生成をはじめとした新機能によって、ASICおよびFPGAの製品検証を担当する設計検証チームに対して、HDL Verifierで拡張サポートが提供されるようになりました。これまで設計検証チームはSystemVerilogで手作業でコーディングしてHDLシミュレーターで厳密なテストベンチを開発しなければなりませんでした。今後は、既存のMATLABおよびSimulinkモデルから検証コンポーネントを直接生成し、これらのモデルを再利用することで、生産検証環境を迅速に作成できます。
MathWorksのPrincipal HDL Product Marketing ManagerであるEric Ciganは次のように述べています。「Wilson ResearchとMentor Graphicsによる 2018 年の機能検証調査によると、DVエンジニアはASICおよびFPGAプロジェクトに約 5 分の 1 の時間をテストベンチ開発に費やしています。既存のMATLABおよびSimulinkモデルからUVMおよびSystemVerilog DPIコンポーネントを生成するHDL Verifierの機能によって、DVエンジニアの生産性が向上するだけでなく、システム設計者、ハードウェア設計者、DVエンジニア間の連携も強化されます。」
HDL Verifier R2019bはすでに提供されています。詳細については、https://jp.mathworks.com/products/hdl-verifier.html?s_tid=srchtitle をご覧ください。
（*1）https://blogs.mentor.com/verificationhorizons/blog/2019/02/14/part-10-the-2018-wilson-research-group-functional-verification-study/
Allegro Microsystems について
Allegro MicroSystemsは、電力およびセンシング技術の未来を再定義しています。グリーンエネルギーから先進モビリティ、モーション コントロール システムに至るまで、当社のチームは世界を進歩させ、お客様に競争上の優位性を提供するインテリジェントなソリューションの開発に情熱を注いでいます。グローバルなエンジニアリング、製造、サポートにより、Allegroは大企業と世界中の地域市場リーダーの双方にとって信頼できるパートナーとなっています。www.allegromicro.com をご覧ください。
MathWorks について
MathWorks （マスワークス）は、数学的計算で業界をリードする世界的なソフトウェア開発会社です。MATLAB は、エンジニアと科学者のための言語として、アルゴリズム開発、データ解析、可視化、数値計算のためのプログラミング環境を提供します。Simulink は、マルチドメインおよび組み込みエンジニアリング システムのシミュレーションとモデルベースデザインのためのブロック線図環境です。世界中のエンジニアや科学者が、自動車、航空宇宙、エレクトロニクス、金融機関、生命工学、製薬などの産業分野において、発見、革新、開発を加速させるためのツールとしてこれらの製品ファミリを活用しています。また、MATLAB および Simulink は、教育および研究に欠かせないツールとして、世界各国の大学や教育機関において活用されています。MathWorks は 1984 年に創業で、現在は、マサチューセッツ州ネイティックを本拠地とし、世界 16 か国で 4,500 名以上の従業員が活躍しています。詳細については、mathworks.com をご覧ください。
MATLAB and Simulink are registered trademarks of The MathWorks, Inc. See mathworks.com/trademarks for a list of additional trademarks.Other product or brand names may be trademarks or registered trademarks of their respective holders.
MathWorks は本日、HDL VerifierでのUniversal Verification Methodology （UVM）のサポート提供について発表しました。サポート提供の対象は、現在利用可能なRelease 2019b以降からとなります。FPGA/ASICの設計検証エンジニアは、HDL Verifierを使用することで、SimulinkモデルからUVMコンポーネントとテストベンチを直接生成し、Synopsys、Cadence、MentorなどのUVMをサポートするシミュレーターで使用できます。
Wilson Research Groupによる最新の研究結果（*1）によると、FPGA設計プロジェクトの48%とASIC設計プロジェクトの71%がUVMを使用して設計検証を行っていることが分かりました。通常、アルゴリズムの開発者やシステム設計者は、MATLABおよびSimulinkで新しいアルゴリズム コンテンツを開発します。続いて、設計検証 （DV） エンジニアがMATLABおよびSimulinkモデルをリファレンスとして使用し、RTLテストベンチのコードを手書きしますが、このプロセスは非常に時間がかかる場合がありました。今後は、DVエンジニアはHDL Verifierを使用して、Simulinkで開発済みのシステムレベルのモデルからシーケンスやスコアボードなどのUVMコンポーネントを自動的に生成できるようになりました。この手法により、検証エンジニアは、ワイヤレス通信や組み込みビジョン、制御などに使用されるASICとFPGA設計用のテストベンチの開発にかかる時間を短縮できます。
Allegro MicroSystemsのASIC Development ManagerであるKhalid Chishti氏は次のように述べています。「Simulinkにより、量産用UVMテストベンチやテストシーケンス、スコアボードの手作業でのコーディングにかかる時間が約 50% 短縮されました。これにより画期的なイノベーションのためのアプリケーションの開発に専念できます。自動車分野向けに設計された当社のASICでは、UVMを使って製品検証を行っています。これまではこのようなデバイス用のアルゴリズムを開発するのは煩わしい作業でしたが、MATLABや Simulinkを使用することで、簡略化できます。」
MATLABやSimulinkからのUVMコンポーネントやSystemVerilogアサーション、SystemVerilog MATLAB DPIコンポーネントの生成をはじめとした新機能によって、ASICおよびFPGAの製品検証を担当する設計検証チームに対して、HDL Verifierで拡張サポートが提供されるようになりました。これまで設計検証チームはSystemVerilogで手作業でコーディングしてHDLシミュレーターで厳密なテストベンチを開発しなければなりませんでした。今後は、既存のMATLABおよびSimulinkモデルから検証コンポーネントを直接生成し、これらのモデルを再利用することで、生産検証環境を迅速に作成できます。
MathWorksのPrincipal HDL Product Marketing ManagerであるEric Ciganは次のように述べています。「Wilson ResearchとMentor Graphicsによる 2018 年の機能検証調査によると、DVエンジニアはASICおよびFPGAプロジェクトに約 5 分の 1 の時間をテストベンチ開発に費やしています。既存のMATLABおよびSimulinkモデルからUVMおよびSystemVerilog DPIコンポーネントを生成するHDL Verifierの機能によって、DVエンジニアの生産性が向上するだけでなく、システム設計者、ハードウェア設計者、DVエンジニア間の連携も強化されます。」
HDL Verifier R2019bはすでに提供されています。詳細については、https://jp.mathworks.com/products/hdl-verifier.html?s_tid=srchtitle をご覧ください。
（*1）https://blogs.mentor.com/verificationhorizons/blog/2019/02/14/part-10-the-2018-wilson-research-group-functional-verification-study/
Allegro Microsystems について
Allegro MicroSystemsは、電力およびセンシング技術の未来を再定義しています。グリーンエネルギーから先進モビリティ、モーション コントロール システムに至るまで、当社のチームは世界を進歩させ、お客様に競争上の優位性を提供するインテリジェントなソリューションの開発に情熱を注いでいます。グローバルなエンジニアリング、製造、サポートにより、Allegroは大企業と世界中の地域市場リーダーの双方にとって信頼できるパートナーとなっています。www.allegromicro.com をご覧ください。
MathWorks について
MathWorks （マスワークス）は、数学的計算で業界をリードする世界的なソフトウェア開発会社です。MATLAB は、エンジニアと科学者のための言語として、アルゴリズム開発、データ解析、可視化、数値計算のためのプログラミング環境を提供します。Simulink は、マルチドメインおよび組み込みエンジニアリング システムのシミュレーションとモデルベースデザインのためのブロック線図環境です。世界中のエンジニアや科学者が、自動車、航空宇宙、エレクトロニクス、金融機関、生命工学、製薬などの産業分野において、発見、革新、開発を加速させるためのツールとしてこれらの製品ファミリを活用しています。また、MATLAB および Simulink は、教育および研究に欠かせないツールとして、世界各国の大学や教育機関において活用されています。MathWorks は 1984 年に創業で、現在は、マサチューセッツ州ネイティックを本拠地とし、世界 16 か国で 4,500 名以上の従業員が活躍しています。詳細については、mathworks.com をご覧ください。
MATLAB and Simulink are registered trademarks of The MathWorks, Inc. See mathworks.com/trademarks for a list of additional trademarks.Other product or brand names may be trademarks or registered trademarks of their respective holders.
